

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 2 年 9 月 2 0 日
Date of Application:


出 願 番 号 特 願 2 0 0 2 - 2 7 6 4 0 2
Application Number:
[ST. 10/C]: [J P 2 0 0 2 - 2 7 6 4 0 2]

出 願 人 株式会社半導体エネルギー研究所
Applicant(s):

2 0 0 3 年 7 月 8 日

特許庁長官
Commissioner,
Japan Patent Office

太田信一郎



出証番号 出証特 2 0 0 3 - 3 0 5 3 7 7 0

【書類名】 特許願

【整理番号】 P006621

【提出日】 平成14年 9月20日

【あて先】 特許庁長官 太田 信一郎 殿

【発明者】

【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

【氏名】 高山 徹

【発明者】

【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

【氏名】 山口 哲司

【発明者】

【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

【氏名】 山崎 舜平

【特許出願人】

【識別番号】 000153878

【氏名又は名称】 株式会社半導体エネルギー研究所

【代表者】 山崎 舜平

【手数料の表示】

【予納台帳番号】 002543

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置の作製方法並びに熱処理方法

【特許請求の範囲】

【請求項 1】

パルス光を照射する熱処理工程を含む半導体装置の作製方法であって、
ガラス基板上で島状に分離形成された前記パルス光の吸収が可能な光吸収層を形成し、前記ガラス基板と前記光吸収層との間に、半導体層と、該半導体層と重なる絶縁層とを形成し、

前記パルス光の照射により、前記光吸収層を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行う工程を含むことを特徴とする半導体装置の作製方法。

【請求項 2】

パルス光を照射する熱処理工程を含む半導体装置の作製方法であって、
前記パルス光の透過率が 70% 以上のガラス基板上に、前記パルス光の透過率が 70% 以下である光吸収層を島状に分離して形成し、前記ガラス基板と前記光吸収層との間に、半導体層と、該半導体層と重なる絶縁層とを形成し、

前記パルス光の照射により、前記光吸収層を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行う工程を含むことを特徴とする半導体装置の作製方法。

【請求項 3】

絶縁表面を有するガラス基板上に、一辺の長さが前記ガラス基板の厚さと同じ又はそれ以下であるように島状に形成された光吸収層と、前記ガラス基板と前記光吸収層との間に、半導体層と、該半導体層と重なる絶縁層とを形成し、

パルス光の照射により前記光吸収層を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行う工程を含むことを特徴とする半導体装置の作製方法。

【請求項 4】

パルス光源から放射されるパルス光の透過率が 70% 以上であるガラス基板上に、一辺の長さが前記ガラス基板の厚さと同じ又はそれ以下であるようにパターン形成され前記パルス光の透過率が 70% 以下である光吸収層を島状に形成し、

前記ガラス基板と前記光吸収層との間に、半導体層と、該半導体層と重なる絶縁層とを形成し、

前記パルス光の照射により、前記光吸収層を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行う工程を含むことを特徴とする半導体装置の作製方法。

【請求項 5】

絶縁表面を有するガラス基板上に、島状に分割した半導体層を形成し、前記半導体層上に絶縁層を介して、該半導体層の全面と重なり且つ端部が外側に位置する光吸収層を形成し、

パルス光を照射して、前記光吸収層を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行う工程を有することを特徴とする半導体装置の作製方法。

【請求項 6】

絶縁表面を有するガラス基板上に、第 1 絶縁層を形成し、前記第 1 絶縁層上に島状に分割した半導体層を形成し、前記半導体層の上面及び側面を覆う第 2 絶縁層を形成し、前記第 2 絶縁層上に、前記半導体層の上面及び端面を覆い端部が該半導体層の外側に位置する光吸収層を形成し、

パルス光を照射して、前記光吸収層を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行い、

前記光吸収層上に金属層を形成した後エッチング加工して、前記半導体層と重畳するゲート電極を形成する各段階を有することを特徴とする半導体装置の作製方法。

【請求項 7】

ガラス基板上に、島状に分割した半導体層を形成し、前記半導体層上に絶縁層を介して、該半導体層の全面と重なり且つ端部が外側に位置する光吸収層を形成し、

パルス光を複数回照射して、前記光吸収層を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行う工程を有することを特徴とする半導体装置の作製方法。

【請求項 8】

パルス光源から放射されるパルス光の透過率が70%以上であるガラス基板上に、島状に分割した半導体層を形成し、前記半導体層上に絶縁層を介して、該半導体層の全面と重なり且つ端部が外側に位置して前記パルス光の透過率が70%以下である光吸収層を形成し、

前記パルス光の複数回の照射により、前記光吸収層を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行う工程を含むことを特徴とする半導体装置の作製方法。

【請求項 9】

請求項 1 乃至 8 のいずれか一項において、前記光吸収層は金属窒化物で形成することを特徴とする半導体装置の作製方法。

【請求項 1 0】

請求項 1 乃至 8 のいずれか一項において、前記パルス光が、可干渉性の光であることを特徴とする半導体装置の作製方法。

【請求項 1 1】

請求項 1 乃至 8 のいずれか一項において、前記パルス光が、パルス幅 1 0 ～ 1 0 0 ナノ秒の可干渉性の光であることを特徴とする半導体装置の作製方法。

【請求項 1 2】

請求項 1 乃至 8 のいずれか一項において、前記パルス光が、1 ～ 1 0 0 マイクロ秒の非可干渉性の光であることを特徴とする半導体装置の作製方法。

【請求項 1 3】

請求項 1 乃至 8 のいずれか一項において、前記パルス光は、パルスレーザー発振器を光源とすることを特徴とする半導体装置の作製方法。

【請求項 1 4】

請求項 1 乃至 8 のいずれか一項において、前記パルス光は、キセノンフラッシュランプを光源とすることを特徴とする半導体装置の作製方法。

【請求項 1 5】

絶縁表面を有するガラス基板の上に、一辺の長さが前記ガラス基板の厚さと同じ又はそれ以下であるようにパターン形成された光吸収層と、前記ガラス基板と前記光吸収層との間に、該光吸収層の内側に位置する被熱処理物を設け、

パルス光を照射して、前記光吸収層を選択的に加熱して、前記被処理物の熱処理を行うことを特徴とする熱処理方法。

【請求項 1 6】

パルス光源から放射されるパルス光の透過率が 7 0 % 以上であるガラス基板上に、一辺の長さが前記ガラス基板の厚さと同じ又はそれ以下であるようにパターン形成され前記パルス光の透過率が 7 0 % 以下である光吸収層と、前記ガラス基板と前記光吸収層との間に、該光吸収層の内側に位置する被熱処理物を設け、

前記パルス光の照射により、前記光吸収層が形成された領域を選択的に加熱して、前記被熱処理物の熱処理を行う工程を含むことを特徴とする熱処理方法。

【請求項 1 7】

請求項 1 5 又は 1 6 において、前記光吸収層は金属窒化物で形成することを特徴とする熱処理方法。

【請求項 1 8】

請求項 1 5 又は 1 6 において、前記パルス光が、可干渉性の光であることを特徴とする熱処理方法。

【請求項 1 9】

請求項 1 5 又は 1 6 において、前記パルス光が、パルス幅 1 0 ～ 1 0 0 ナノ秒の可干渉性の光であることを特徴とする熱処理方法。

【請求項 2 0】

請求項 1 5 又は 1 6 において、前記パルス光が、1 ～ 1 0 0 マイクロ秒の非可干渉性の光であることを特徴とする熱処理方法。

【請求項 2 1】

請求項 1 5 又は 1 6 において、前記パルス光は、パルスレーザー発振器を光源とすることを特徴とする熱処理方法。

【請求項 2 2】

請求項 1 5 又は 1 6 において、前記パルス光は、キセノンフラッシュランプを光源とすることを特徴とする熱処理方法。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明は、絶縁表面を有する基板上に半導体層及び絶縁層を積層形成して成る半導体素子を備えた半導体装置の作製方法に関し、ガラスなど熱的に脆い素材を基板とする半導体装置の作製方法に有効な技術に関する。

また、本発明は、パルス光を照射して行う熱処理方法に関し、ガラスなど熱的に脆い素材を基板に用いる熱処理に有効な技術に関する。

【0 0 0 2】**【従来の技術】**

ガラスを基板として、レーザーアニールで結晶化した多結晶シリコンを用いて薄膜トランジスタ(Thin Film Transistor: T F T)を作製する技術が開発されている。この用途におけるガラス基板の材質は、歪み点が7 0 0℃以下であるバリウムホウケイ酸ガラスやアルミノシリケートガラスなどが使われている。従って、T F Tの製造プロセスで許容される最高温度は、ガラス基板が変形しない歪み点以下の温度である。また、シリコンの結晶化及びシリコンに添加したドナー又はアクセプタ不純物の活性化処理として、レーザーアニールや瞬間熱アニール(Rapid Thermal Anneal: R T A)技術の重要性が高まっている。R T Aは数マイクロ秒～数十秒の期間に瞬間的に加熱する熱処理技術であり、ハロゲンランプなどから輻射される可視光域から赤外域の波長の電磁波をもってアニールするものである。

【0 0 0 3】

シリコン膜の結晶化に際しては、非晶質シリコン膜に直接レーザー光を照射して結晶化を行う場合もあるが、その他の態様として島状に形成した結晶性シリコン膜上にゲート絶縁膜を形成し、その後レーザーアニールを行うことで、シリコンの結晶性の向上のみならず、ゲート絶縁膜の物性も改善する技術が開示されている(例えば、特許文献1参照)。

【0 0 0 4】

また、ガラス基板上の多結晶シリコン膜に注入したn型不純物を活性化する技術として、R T Aによる熱を効果的に作用させるために、ガラス基板と多結晶シリコン膜との間に形成した金属層に熱を蓄積する方法が開示されている(例えば

、特許文献2参照)。

【0005】

一方、半導体素子の微細化に対応して、タングステンハロゲンランプを熱源とするRTA装置よりさらに急峻な昇温が可能なガスプラズマによるフラッシュランプを熱源とするフラッシュランプアニール装置が開発され、特にゲート長が0.1 μm 以下のMOSトランジスタに必須な浅い拡散領域の形成に適合するように改良が加えられている(例えば、特許文献3参照)。

【0006】

【特許文献1】

特開平7-321335号公報(第4-5頁、第1図参照)。

【0007】

【特許文献2】

特開2001-102585号公報(第5-6頁、第1図参照)。

【0008】

【特許文献3】

特開2002-246328号公報(第4-6頁、第1図参照)。

【0009】

【発明が解決しようとする課題】

ところで、単結晶シリコン基板に作り込むMOSトランジスタの製造技術では、900℃以上の温度でシリコンの表面を酸化して形成する熱酸化膜が有効に利用されている。一方、前述のガラス基板は、500℃以上の温度で熱処理すると、少なくとも数十ppm以上の割合で基板が収縮するので、光露光工程でつかうマスクパターンを熱処理前後で重ね合わせることができなくなってしまう。すなわち、半導体層とゲート電極の重ね合わせやコンタクトホールの相対的な位置がずれてしまい、当初設計した寸法でTFETを完成させることができなくなってしまう。その影響はマスクの設計ルール(デザインルール)がサブミクロンレベルになるにつれ顕在化する。

【0010】

従って、TFETの主要部であるゲート絶縁膜にしても、プラズマCVD法やス

パッタリング法のように化学的又は物理的な現象を利用して被膜を堆積しながら形成する技術が採用されている。

【0011】

しかし、シリコンを900℃以上の温度で酸化する清浄な熱酸化膜と異なり、所詮400℃以下の温度で堆積形成する酸化シリコン膜や窒化シリコン膜では、固定電荷や界面準位密度の影響が露呈し、しきい値電圧の変動やゲートリークを低減することは実質的に不可能であった。また、集積回路の微細化に対しては、ゲート絶縁膜の厚さを維持したままTFTの平面的寸法のみを小さくしても、特性のばらつきが大きくなり、TFTの駆動能力も向上しないので、結局はそれを使った装置の高性能化を実現することが不可能である。よって、スケーリング則に基づくゲート絶縁膜の薄膜化が必要となる。

【0012】

熱処理による膜質の改質は、それが熱活性化型の反応であれば、より高温でその効果を発現させることができる。レーザーアニールは高エネルギー密度に光を極短時間照射して、そのレーザー光を吸収する部位を瞬間的に高温に加熱することが可能であるが、その反面、レーザー光を吸収しない部位にはその熱的作用を有効に与えることができない。すなわち、ガラス基板上のシリコン膜の結晶化は可能であるが、その時にガラス基板には熱的損傷を殆ど与えることはない。

【0013】

しかし、上記特許文献2であるように、ガラス基板と多結晶シリコン膜との間に形成した金属膜で熱を蓄積する方法では素子の形状に制限を受けてしまい、本来に加熱が必要な部位に効果的な熱処理を行うことが出来ない。例えば、半導体層上に形成したゲート絶縁膜の熱処理による改質を効果的に行うことが不可能である。

【0014】

また、同様に上記特許文献1であるように、結晶性シリコン膜上にゲート絶縁膜を形成した後にレーザーアニールを行う方法では、KrFエキシマレーザー（波長248nm）のように短波長の紫外線レーザーが必要となり、レーザー発振器に種類が限定されてしまう。さらに、照射するレーザー光に対する吸収係数が異

なる膜が積層された形態では、その両者のバランスをとって適切なレーザーアニール条件を設定するのは困難である。

【0015】

本発明は、上記問題点を鑑みなされたものであり、ガラスなど熱的に脆弱な基板上に半導体膜や絶縁膜を積層形成するトランジスタに対し、熱処理による基板の収縮の影響を無くして、その上で緻密で高品質の絶縁膜を形成する技術、並びにそれを用いて高性能で高信頼性を実現する半導体装置を適用することを目的とする。また、別には、優れた絶縁層を用いたトランジスタを構成素子とする大面積集積回路を有する半導体装置を提供することを目的とする。

【0016】

【課題を解決するための手段】

本発明の要旨は、ガラスなど熱的に脆弱な基板を用いて、その上に半導体膜や絶縁膜を積層して形成する薄膜素子を形成する工程において必要となる熱処理を、該基板に熱的な損傷を与えることなく行うために、薄膜素子が形成される基板の特定部分に、パルス光の吸収が可能な光吸収層を局所的に形成して熱処理を行うものである。この光吸収層と基板との間に、半導体層や絶縁層を介在させておくと、光吸収層と重畳する部位が選択的に高温に加熱されて熱処理を行うことができる。本発明において適用する基板は、パルス光の吸収率が低く加熱されにくい素材が適用され、当該基板の主表面上にパルスレーザー光を吸収する被膜を局所的に設けて、当該被膜からの伝導加熱により、対象とする構造物を加熱して熱処理を行うものである。

【0017】

すなわち、光吸収層は可干渉性又は非可干渉性のパルス光を吸収して温度が上昇し、その熱を伝導加熱により半導体層や絶縁層を加熱するものである。光吸収層を基板上に局所的に形成しておくことで、基板全体が高温に加熱されることがないので、基板の熱的なダメージ（そりや収縮など熱履歴に伴う変化）を低減することができる。

【0018】

本発明は、紫外域～赤外域の波長帯にあるパルス光を光吸収層に照射してそれ

を加熱し、熱伝導加熱により当該パルスレーザー光の吸収率が低い酸化シリコン膜や窒化シリコン膜、及びその積層体の熱処理を効果的に行うものである。また、該絶縁膜又はその積層体と半導体層とを重ね合わせた構造において、半導体層に形成した不純物領域の活性化を行うものである。

【0019】

このような本発明の要旨に基づく半導体装置の作製方法は、以下に示す構成を包含することができる。

【0020】

パルス光を照射する熱処理工程を含む半導体装置の作製方法であって、ガラス基板上で島状に分離形成されたパルス光を吸収可能な光吸収層を形成し、ガラス基板と光吸収層との間に、半導体層と、該半導体層と重なる絶縁層とを形成し、パルス光の照射により光吸収層が形成された領域を選択的に加熱して、半導体層及び前記絶縁層の熱処理を行う工程を含む半導体装置の作製方法である。

この発明の構成において、加熱を目的として照射するパルス光の透過率が70%以上のガラス基板上に、該パルス光の透過率が70%以下である光吸収層を島状に分離して形成することで、該光吸収層を形成した部位を選択的に加熱することができる。

【0021】

絶縁表面を有するガラス基板上に、一辺の長さが前記ガラス基板の厚さと同じ又はそれ以下であるように島状に形成された光吸収層と、ガラス基板と前記光吸収層との間に、半導体層と、該半導体層と重なる絶縁層とを形成し、パルス光の照射により前記光吸収層が形成された領域を選択的に加熱して、半導体層及び前記絶縁層の熱処理を行う工程を含む半導体装置の作製方法である。

この発明の構成において、加熱を目的として照射するパルス光の透過率が70%以上のガラス基板上に、該パルス光の透過率が70%以下である光吸収層を島状に分離して形成することで、該光吸収層を形成した部位を選択的に加熱することができる。

【0022】

絶縁表面を有するガラス基板上に、島状に分割した半導体層を形成し、半導体

層上に絶縁層を介して、該半導体層の全面と重なり且つ端部が外側に位置する光吸収層を形成し、パルス光を照射して、光吸収層が形成された領域を選択的に加熱して半導体層及び前記絶縁層の熱処理を行う工程を含む半導体装置の作製方法である。

ガラス基板と半導体層との間には、熱処理時にガラス基板側からの不純物拡散で汚染されないように絶縁層を介在させても良い。また、光吸収層上に金属層を形成した後エッチング加工して、半導体層と重畳するゲート電極を形成する工程としても良い。

ガラス基板の温度を上昇させることなく、熱処理時間を実質的に延長するには、パルス光を複数回照射すれば良い。

この発明の構成において、加熱を目的として照射するパルス光の透過率が70%以上のガラス基板上に、該パルス光の透過率が70%以下である光吸収層を島状に分離して形成することで、該光吸収層を形成した部位を選択的に加熱することができる。

【0023】

上記発明の構成において、前記光吸収層は、モリブデン (Mo)、タングステン (W)、チタン (Ti) 又はクロム (Cr) の高融点金属、或いは、窒化チタン (TiN)、窒化タンタル (Ta₂N₃) 又は窒化タングステン (WN) の金属窒化物、或いは、タングステンシリサイド (WSi₂)、モリブデンシリサイド (MoSi₂)、チタンシリサイド (TiSi₂)、タンタルシリサイド (TaSi₂)、クロムシリサイド (CrSi₂)、コバルトシリサイド (CoSi₂) 又は白金シリサイド (PtSi₂) シリサイドで形成する。これらの材料を用い、10～50nm、好ましくは20～40nmの厚さの膜は紫外域から赤外域までの波長域のパルス光の透過率が70%以下であり、同じ波長域の非可干渉性の電磁波の透過率が70%以上のガラス基板と組み合わせることにより、当該吸収率の高い膜を形成した領域を選択的に加熱することができる。

【0024】

上記発明の構成において、パルス光は、可干渉性の光又は非可干渉性の光である。代表的には、パルス幅10～100ナノ秒の可干渉性の光、又は1～100

マイクロ秒の非可干渉性の光である。すなわち、パルス光の光源は、気体レーザー又は固体レーザーとする可干渉性の光を供給するものであるか、キセノンフラッシュランプとする非可干渉性の光を供給するものであるかを、適宜選択することができる。

【0025】

上記した本発明の要旨に基づく本発明の熱処理方法は、以下に示す構成を包含することができる。

【0026】

絶縁表面を有するガラス基板上に、一辺の長さが前記ガラス基板の厚さと同じ又はそれ以下であるようにパターン形成された光吸収層と、ガラス基板と前記光吸収層との間に該光吸収層の内側に位置する被熱処理物を設け、パルス光を照射して光吸収層が形成された領域を選択的に加熱して、被処理物の熱処理を行う熱処理方法である。

この発明の構成において、加熱を目的として照射するパルス光の透過率が70%以上のガラス基板上に、該パルス光の透過率が70%以下である光吸収層を島状に分離して形成することで、該光吸収層を形成した部位を選択的に加熱することができる。

【0027】

上記発明の構成において、前記光吸収層は、モリブデン (Mo)、タングステン (W)、チタン (Ti) 又はクロム (Cr) の高融点金属、或いは、窒化チタン (TiN)、窒化タンタル (Ta₂N) 又は窒化タングステン (WN) の金属窒化物、或いは、タングステンシリサイド (WSi₂)、モリブデンシリサイド (MoSi₂)、チタンシリサイド (TiSi₂)、タンタルシリサイド (TaSi₂)、クロムシリサイド (CrSi₂)、コバルトシリサイド (CoSi₂) 又は白金シリサイド (PtSi₂) シリサイドで形成する。これらの材料を用い、10～50nm、好ましくは20～40nmの厚さの膜は紫外域から赤外域までの波長域のパルス光の透過率が70%以下であり、同じ波長域の非可干渉性の電磁波の透過率が70%以上のガラス基板と組み合わせることにより、当該吸収率の高い膜を形成した領域を選択的に加熱することができる。すなわち、ガラス基板上に

おける熱処理の必要な領域のみを選択的に加熱することができる。この構成により、熱処理温度はガラス基板の歪み点以上の温度（吸収率の高い膜領域において）で行うことができ、熱処理効果を高めることができる。

【0 0 2 8】

上記発明の構成において、パルス光は、可干渉性の光又は非可干渉性の光である。代表的には、パルス幅 1 0 ～ 1 0 0 ナノ秒の可干渉性の光、又は 1 ～ 1 0 0 マイクロ秒の非可干渉性の光である。すなわち、パルス光の光源は、気体レーザー又は固体レーザーとする可干渉性の光を供給するものであるか、キセノンフラッシュランプとする非可干渉性の光を供給するものであるか、適宜選択することができる。

【0 0 2 9】

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。

【0 0 3 0】

本発明は基板上に半導体、絶縁体又は導電体の薄膜を適宜積層して形成する薄膜素子において、その作製工程において必要となる熱処理の効果を有効に発現させるものである。特に本発明は、歪み点温度が 7 0 0 ℃以下であるガラスなど熱的に脆い基板を用いて T F T に代表される薄膜素子を形成する工程において必要とする熱処理を該基板に熱的な損傷を与えることなく行うために、基板上であって当該薄膜素子を形成する特定部位を選択的に加熱するものである。そのために、紫外域～赤外域の波長帯にある可干渉性又は非可干渉性のパルス光を照射して、その部位の温度を上昇させることが可能な被膜を局所的に形成して熱処理を行うものである。紫外域～赤外域の波長帯にある可干渉性又は非可干渉性のパルス光を供給する光源は、レーザー発振器、キセノンフラッシュランプなどのランプ光源である。レーザー発振器は、パルス幅 1 0 ～ 1 0 0 ナノ秒のパルス幅で発振

する気体レーザー発振器又は固体レーザー発振器であり、フラッシュランプ励起又はダイオード励起のCr、Nd、Er、Ho、Ce、Co、Ti又はTmがドーピングされたYAG、YVO₄、YLF、YAlO₃などの結晶を使ったレーザー発振器を適用する。

【0031】

この紫外域～赤外域までの波長帯の可干渉性又は非可干渉性のパルス光を、放射する光源を用いる熱処理方法と、該波長帯のパルス光の透過率が70%以上の基板上に、該パルス光の透過率が70%以下でありそれを吸収する光吸収層との組み合わせは、基板上に形成された半導体膜や絶縁膜の特定領域を対象とした局所的な熱処理を可能としている。

【0032】

本発明において適用される基板は可視光域の光に対して透明な物質であり、バリウムホウケイ酸ガラスやアルミノシリケートガラスなど無アルカリガラスと呼ばれ市販されているガラス基板が含まれている。また、石英やサファイアなどを基板として用いても良い。これらの基板は、可視光域から赤外域までの波長域の非可干渉性の光の透過率が70%以上、好ましくは80%以上の特性を有している。

【0033】

光吸収層としてはモリブデン(Mo)、タングステン(W)、チタン(Ti)などの高融点金属、窒化チタン(TiN)、窒化タンタル(TaN)、窒化タングステン(WN)などの金属窒化物、タングステンシリサイド(WSi₂)、モリブデンシリサイド(MoSi₂)、チタンシリサイド(TiSi₂)、タンタルシリサイド(TaSi₂)、クロムシリサイド(CrSi₂)、コバルトシリサイド(CoSi₂)、白金シリサイド(PtSi₂)などのシリサイドである。また、リンやボロンをドーピングした多結晶シリコンを用いても良い。

【0034】

図3は光吸収層に用いるタングステン(W) (厚さ50nm)、チタン(Ti) (厚さ50nm)、窒化チタン(TiN) (厚さ50nm)、窒化タンタル(TaN) (厚さ30nm)の透過率と反射率を示すグラフである。これらの金属又は金属

窒化物は、300～800nmの波長帯で透過率が70%以下であり、また反射率が20%以下である。一方、図4はアルミノシリケートを素材とする厚さ0.7mmのガラス基板の透過率と反射率であり、350～800nmの波長帯で透過率が70%以上、400～800nmでは90%以上の透過率を有している。図3と図4を対比して明らかなように、照射するパルス光に対して、その波長で吸収体となる性質を有する光吸収層を、当該スペクトルに対し透明な基板上に部分的に形成することで、光吸収層に選択的に光を吸収させ、局所的な加熱をすることができる。

【0035】

図1は局所加熱方式で行う本発明に係る熱処理の詳細を説明するものである。図1(A)は断面構造を示し、第1絶縁層102、島状に形成された半導体層103、第2絶縁層104、105、光吸収層106が形成された基板101を、パルス光107の照射で熱処理をする形態を示している。パルス光107の光源は、上記半導体層103や光吸収層106などが形成された基板101の表面に対向して配置されており、パルス光107は、そのほぼ全面を照射する。なお、パルス光は基板101側（光吸収層106が形成されていない側）から照射しても良いし、両面から照射しても良い。

【0036】

光吸収層106は半導体層103を覆い、その端部は半導体層103の端部の外側に位置するように形成する。光吸収層106が形成された領域と、そうでない領域とで上昇する温度は異なり、熱ストレスはその境界部108に集中する。この部位に半導体層103を配置しないことで熱ストレスによる歪みを無くしている。図1(B)は上面図であり、半導体層103上に形成する光吸収層106が張り出す長さxとyは1～5μm、好ましくは2～3μmである。

【0037】

半導体層103と同様に島状に形成する光吸収層106は、局所的に設けてその領域が選択的に加熱されるようにしている。特に、レーザー発振器を光源とするパルス光は、レンズなどで集光し基板101の限られた領域のみを照射することができるので、光吸収層106を島状に分割形成することで、熱が周辺に拡散

するのを防ぐことができる。また、キセノンフラッシュランプなどで、基板 101 の全面に渡ってパルス光を照射する場合には、熱ストレスにより基板 101 の全体が歪んでしまうのを防いでいる。その効果を有利に発現させるためには、一つの島状に形成された光吸収層 106 の一辺の長さは基板 101 の板厚と同程度かそれ以下とする。特に好ましくは一辺が基板の板厚の $1/5$ 以下とする。光吸収層 106 の一辺の長さがそれ以上となると、基板を歪ませる力が優位となり、基板を変形させることになってしまうためである。

【0038】

光吸収層 106 は熱処理後に全体を除去しても良いし、熱処理後にエッチング加工して配線や電極部材の一部としても良い。図 2 (A) (B) は光吸収層 106 の一部を残存させてゲート電極の一部とするものである。当初の光吸収層 106 をエッチング加工で端部を後退させ所定の形状とする。加工された光吸収層 109 はそれをゲート電極としても良いし、その上に第 2 光吸収層 110 を形成して、全体としてはトップハット型のゲート電極を形成しても良い。

【0039】

光吸収層 109、110 で成るトップハット型のゲート電極は、その特徴的な形状を利用してゲートオーバーラップ LDD (Lightly Doped Drain: 低濃度ドレイン) 構造の TFT を形成することができる。これは、光吸収層 109 の厚さと第 2 光吸収層 110 の厚さを異ならせて後者を厚くすることにより、イオンの阻止能を持たせて光吸収層 109 とオーバーラップをする不純物領域 111 を形成することで実現する。図 2 (B) はこの構造の上面図であり、光吸収層 109 と第 2 光吸収層 110 とで形成されるゲート電極において、チャネル長 (ゲート長) (L_i) は第 2 光吸収層 110 の長さで確定され、ゲートオーバーラップ LDD の長さ (L_{ov}) は光吸収層 109 の突出部の長さがこれに相当する。

【0040】

本発明の好ましい態様としてゲート絶縁膜には、シリコンをターゲットとして、酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加してスパッタリング法により形成する酸化シリコン膜と、窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加してスパッタリング法により形成する窒化シリコン膜との積層体

を用いる。当該積層体は 4 0 0℃以下、好ましくは 3 0 0℃以下の基板加熱温度で堆積形成するものであり、成膜後の熱処理により積層界面欠陥密度や膜中欠陥密度及び歪みなどを低減させることが有効である。熱処理においては図 1 に示すように基板 1 0 1 の特定部位に局所的に光吸収層を設けて、パルス幅 1 0 ～ 1 0 0 ナノ秒の可干渉性のパルス光、又は 1 ～ 1 0 0 マイクロ秒の非可干渉性のパルス光を、1 回又は複数回照射して熱処理を行う。

【 0 0 4 1 】

高周波スパッタリングにより、シリコンをターゲットとして酸化シリコン及び窒化シリコン膜を形成する場合、酸化シリコン膜の主要な成膜条件としては、ターゲットにシリコンを用い、酸素又は酸素と希ガスをスパッタガスとして用いる。窒化シリコン膜も同様にシリコンターゲットを用い、窒素又は窒素と希ガスをスパッタガスとして用いる。印加する高周波電力の周波数は、典型的には 1 3 . 5 6 MHzであるが、それより高い 2 7 ～ 1 2 0 MHzの周波数を適用しても良い。周波数の増加に従って成膜の機構はより化学的反應が優先的となり、緻密で下地へのダメージが少ない膜形成が期待できる。スパッタガスとして用いる希ガスは、基板を加熱するためのガスとして基板の裏側から導入して用いる場合もある。基板の加熱温度は、特に加熱をせず室温の状態で成膜をしても良いが、下地との密着性をより高めるには 1 0 0 ～ 3 0 0℃、好ましくは 1 5 0 ～ 2 0 0℃で加熱をすると良好な密着性が得られる。

【 0 0 4 2 】

本発明が適用するスパッタリング法は、酸素と希ガス又は窒素と希ガスとの混合比が最大で 1 対 1 となる範囲内で選択するものであり、特に酸素や窒素のラジカル種を積極的に反應に利用することで従来のイオン衝撃による物理的なスパッタリング現象による成膜メカニズムとは異なる。すなわち、ターゲット表面及び被膜堆積表面において酸素又は窒素のラジカルとシリコンとが相互に反應させることを特徴とする点で化学的な成膜メカニズムが支配的となっていると考えることができる。

【 0 0 4 3 】

つまり、ターゲットに高周波電力の印加によりグロー放電プラズマが形成され

ると、酸素又は窒素のラジカルの中で化学的に極めて活性なものは、低エネルギーでもシリコンと反応して酸化物又は窒化物を形成する。つまり、ターゲット表面に拡散した酸素又は窒素の活性なラジカルは、シリコンと反応して酸化物又は窒化物を形成する。シリコンの酸化物又は窒化物は安定であるが、ターゲット表面に希ガスイオンがシース電界で加速されて入射すると、スパッタリングされ気相中に放出される。グロー放電プラズマ中を拡散するシリコンの酸化物又は窒化物は、プラズマ中でも気相反応をして一部は基板表面に達する。そこでシリコンの酸化物又は窒化物は表面反応して被膜が形成される。表面反応においてもプラズマ電位と接地電位との電位差により加速されて入射するイオン種の援助が作用していると考えられる。

【0044】

このような成膜機構は、供給する酸素や窒素よりも希ガスの混合割合を高めてしまうと、希ガスイオンによるスパッタリングが支配的となり（つまり物理的なスパッタリングが支配的となり）実現することはできない。理想的には、酸素又は窒素ガスのみとすれば良いが、成膜速度が著しく低下するので、希ガスとの混合比が最大で1対1となる範囲内で選択することが好ましい。

【0045】

勿論、確率的にはシリコンの微小な塊（クラスター）がスパッタリングされて堆積する被膜中に混入する場合もある。酸化シリコン膜又は窒化シリコン膜中に取り込まれたシリコンクラスターは電荷を捕獲する欠陥となりヒステリシスを生じさせる原因となる。スパッタリングによるこの種の被膜を形成した後に行う熱処理は、この欠陥を消滅させるのに有効な手段となる。すなわち、酸素又は窒素を供給してシリコンクラスターを酸化又は窒化させることにより、電荷欠陥の生成を消滅させることができる。酸化又は窒化反応は、気相中から供給する酸素又は窒素に限定されず、膜中に含まれる過剰な酸素又は窒素と反応させても良い。

【0046】

以上のように、本発明によれば、パルス光を照射する局所加熱方式の熱処理を、シリコンターゲットを用いた高周波スパッタリング法で形成される酸化シリコン膜及び窒化シリコン膜又はその積層体でなるゲート絶縁膜の熱処理に適用する

ことにより、基板温度が 3 0 0 ℃以下の温度で、熱的に脆弱なガラス基板上においても緻密で熱的及び電氣的な外因性のストレスに対して安定な酸化シリコン膜及び窒化シリコン膜を得ることができる。このような酸化シリコン膜及び窒化シリコン膜とその積層体は、絶縁ゲート型電界効果トランジスタであり、特に熱的に脆弱なガラス基板上に形成する薄膜トランジスタのゲート絶縁膜として用いると有益となる。勿論、この酸化シリコン膜及び窒化シリコン膜、或いはその積層体はゲート絶縁膜に限定されず、半導体層と基板間の形成する下地絶縁膜や、配線間を絶縁する層間絶縁膜、外部からの不純物の侵入を阻止する保護膜など様々な用途に適用することができる。

【 0 0 4 7 】

上記本発明に係る熱処理の方法を用いた半導体装置の態様について、以下に図面を用いて詳細に説明する。

【 0 0 4 8 】

(第 1 の実施の形態)

シリコンをターゲットとして高周波スパッタリング法で形成する酸化シリコン膜と窒化シリコン膜を積層させ熱処理を行った積層体に、本発明のパルス光を照射する局所加熱アニールを加えて T F T を完成させる一形態について説明する。

【 0 0 4 9 】

図 5 はガラス基板上に結晶性シリコン膜を形成する工程を示す図である。基板 2 0 1 に対し、本発明において適用することのできるものは、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどを素材とするガラス基板が適している。例えばコーニング社製の 1 7 3 7 ガラス基板（歪み点 6 6 7 ℃）、旭硝子社製の A N 1 0 0 （歪み点 6 7 0 ℃）などであり、勿論他の同様な基板であれば特段の限定はない。いずれにしても本発明においては歪み点 7 0 0 ℃以下のガラス基板を適用することが可能である。勿論、耐熱温度が 1 0 0 0 ℃以上である合成石英基板を適用しても良い。

【 0 0 5 0 】

まず、図 5 (A) で示すように、ガラス基板 2 0 1 上に酸化シリコン膜、窒化シリコン膜又は酸窒化シリコン膜 (SiO_xN_y) 等の絶縁膜から成る第 1 絶縁層

202を形成する。代表的には SiH_4 、 NH_3 、及び N_2O を反応ガスとしてプラズマCVDにより400℃の基板加熱温度で成膜され窒素含有量が酸素含有量よりも多い又は同程度の第1酸化シリコン膜と、 SiH_4 、及び N_2O を反応ガスとしてプラズマCVDにより400℃の基板加熱温度で成膜され酸素含有量が窒素含有量よりも多い第2酸化シリコン膜を積層形成する構造である。

【0051】

この構成において、第1酸化シリコン膜を高周波スパッタリング法で形成する窒化シリコン膜と置き換えても良い。当該窒化シリコン膜はナトリウム(Na)などガラス基板に微量に含まれるアルカリ金属が拡散するのを防ぐことができる。

【0052】

TFTのチャネル部やソース及びドレイン部を形成する半導体層は、第1絶縁層202上に形成した非晶質シリコン膜203を結晶化して得る。プラズマCVD法で300℃の基板加熱温度で成膜する非晶質シリコン膜は20～60nmの厚さで形成する。この膜の厚さの上限はTFTのチャネル形成領域において完全空乏型として動作させるための上限値であり、この膜厚の下限値はプロセス上の制約であり、結晶性シリコン膜のエッチング工程において選択加工する場合に必要な最小値として決めている。一方、部分空乏型として動作させるには、非晶質シリコン膜は60nm以上の厚さ（好ましくは100～200nm）で形成する。また、非晶質シリコン膜に換えて、非晶質シリコンゲルマニウム($\text{Si}_{1-x}\text{Ge}_x$; $x = 0.001 \sim 0.05$)膜を適用しても良い。

【0053】

結晶化はニッケル(Ni)など半導体の結晶化に対し触媒作用のある金属元素を添加して結晶化させる。図5(A)ではニッケル(Ni)含有層204を非晶質シリコン膜203上に保持させた後、輻射加熱又は伝導加熱による熱処理で結晶化を行う。例えば、ランプ光源を用いるRTA、又は加熱された気体を用いるRTA(ガスRTA)で設定加熱温度740℃で180秒のRTAを行う。設定加熱温度は、基板の近くに配設した温度センサー(パイロメータ)の温度であり、その温度を熱処理時の設定温度としている。他の方法としては、ファーネスア

ニール炉を用いて 5 5 0℃にて 4 時間の熱処理があり、これを用いても良い。結晶化温度の低温化及び時短化は触媒作用のある金属元素の作用によるものである。

【 0 0 5 4 】

次に、図 5 (B) で示すように、結晶性シリコン膜 2 0 7 に対し、更に結晶性を向上させるためパルス発振のエキシマレーザー、或いはパルス発振の Y A G レーザー、Y V O₄ レーザー、Y L F レーザーなど固体レーザーの第 2 高調波を照射するレーザーアニールを行う。レーザーアニールでは当該レーザー発振器を光源とするレーザー光 2 0 6 を光学系にて線状に集光して照射する。

【 0 0 5 5 】

こうして、結晶性シリコン膜 2 0 8 を形成する (図 5 (C))。パルスレーザー光を照射した場合には、表面の平坦性が損なわれる場合がある。表面に形成された多数の凸状部をなくして平滑性を高めるにはオゾン水含有水溶液による酸化処理と、フッ酸含有水溶液による酸化膜除去処理を 1 回、好ましくは複数回繰り返すことで実現することができる。チャネル長 0. 3 5 ~ 2. 5 μm の T F T を作製するために、ゲート絶縁膜の実質的な厚さを 2 0 ~ 8 0 nm と、結晶性シリコン膜の表面の平滑性に関し、凹凸形状の最大値を 1 0 nm 以下好ましくは 5 nm 以下にする。

【 0 0 5 6 】

図 6 で示すゲッタリングは、結晶性シリコン膜中に含まれる金属などの不純物を除去するために行う。特に、結晶化の工程で意図的に添加した触媒作用のある金属を $1 \times 10^{17}/\text{cm}^3$ 以下の濃度にまで低減するのに有効である。薄膜状に形成した結晶性シリコン膜に対してゲッタリングを行うには、新たにゲッタリングサイトを形成する必要がある。図 6 では結晶性シリコン膜 2 0 8 上にバリア層 2 0 9 を介在させて非晶質シリコン膜 2 1 0 を形成してゲッタリングサイトとしている。非晶質シリコン膜 2 1 0 にはリンやボロンなどの不純物元素、又は A r、K r、X e などの希ガス元素、酸素、窒素などを $1 \times 10^{20}/\text{cm}^3$ 以上含ませて歪み場を形成する。好ましい形成方法として高周波スパッタリングで A r をスパッタガスとして非晶質シリコン膜を形成する。成膜時の基板加熱温度は任意であるが

、例えば 1 5 0℃とすれば十分である。

【0 0 5 7】

熱処理は、輻射加熱又は伝導加熱により行う。例えば、ランプを光源とする R T A、又は加熱された気体を用いる R T A（ガス R T A）で 7 5 0℃で 1 8 0 秒の R T Aを行う。或いは、ファーネスアニール炉を用いて 5 5 0℃にて 4 時間の熱処理を行う。この熱処理により金属元素は非晶質シリコン膜 2 1 0 側に偏析して、結果的に結晶性シリコン膜 2 0 8 の高純度化をすることができる。熱処理後、非晶質シリコン膜 2 1 0 は N F₃ や C F₄ を用いたドライエッチング、C l F₃ によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 (C H₃)₄N O H）を含む水溶液などアルカリ溶液によるウエットエッチングで除去する。またバリア層 2 0 9 はフッ酸でエッチング除去する。

【0 0 5 8】

その後、得られた結晶性シリコン膜 2 0 8 を写真蝕刻により所望の形状にエッチング処理して島状に分割する。図 7（A）で示す半導体層 2 1 2 はこうして形成され、T F T のチャネル領域やソース及びドレインなどを形成する主要構成部となる。この半導体層 2 1 2 に対し、しきい値電圧をプラス側にシフトさせるには p 型を付与する不純物元素を、マイナス側にシフトさせるには n 型を付与する不純物元素を添加する。

【0 0 5 9】

次いで、半導体層 2 1 2 上にゲート絶縁膜を形成する酸化シリコン膜 2 1 3、窒化シリコン膜 2 1 4 を、シリコンをターゲットとして高周波スパッタリング法で成膜して、さらに大気に晒すことなく同一装置内で R T A による熱処理を行う。

【0 0 6 0】

スパッタリングによる成膜に先立って、半導体層 2 1 2 の表面を清浄にするためにオゾン水含有水溶液による酸化処理と、フッ酸含有水溶液による酸化膜除去処理を行い、半導体層 2 1 2 の表面をエッチングすると共に水素で表面ダングリングボンドを終端して不活性にする。その後、高周波スパッタリング法によりシ

リコン (B ドープ、 $1 \sim 10 \Omega \text{cm}$) をターゲットとして酸化シリコン膜を $10 \sim 60 \text{nm}$ の厚さで形成する。代表的な成膜条件は、スパッタガスに O_2 と Ar を用いその混合比 (流量比) を 1 対 3 とする。スパッタリング時の圧力 0.4Pa 、放電電力 4.1W/cm^2 (13.56MHz)、基板加熱温度 200°C とする。この条件により半導体層と界面準位密度が低く、緻密な酸化シリコン膜 213 を形成することができる。また、酸化シリコン膜の堆積に先立って、予備加熱室 103 で減圧下の加熱処理や酸素プラズマ処理などの表面処理を行っても良い。酸素プラズマ処理により表面を酸化しておくことと界面準位密度を低減させることができる。次いで、高周波スパッタリング法にて窒化シリコン膜 214 を $10 \sim 30 \text{nm}$ の厚さで形成する。代表的な成膜条件は、スパッタガスに N_2 と Ar を用いその混合比 (流量比) を 1 対 1 とする。スパッタリング時の圧力 0.8Pa 、放電電力 4.1W/cm^2 (13.56MHz) 基板加熱温度 200°C とする。

【0061】

この積層構造のゲート絶縁膜は、実質的にはその薄膜化を図るのと同等の効果を得ることができる。これは酸化シリコンの比誘電率 3.8 に対し窒化シリコンの比誘電率は約 7.5 であることに由来している。半導体層の表面の平滑性に関し、凹凸形状の最大値を 10nm 以下好ましくは 5nm 以下とし、ゲート絶縁膜において酸化シリコン膜と窒化シリコン膜の 2 層構造とすることで、当該ゲート絶縁膜の全厚さを $30 \sim 80 \text{nm}$ としてもゲートリーク電流を低減させ、 $2.5 \sim 10 \text{V}$ 、代表的には $3.0 \sim 5.5 \text{V}$ で TFT を駆動させることができる。

【0062】

酸化シリコン膜 213 と窒化シリコン膜 214 の積層体を形成した後、第 1 光吸収層 (第 1 導電層) 215 を形成する。第 1 光吸収層 (第 1 導電層) 215 はモリブデン (Mo)、タングステン (W)、チタン (Ti) などの高融点金属、窒化チタン、窒化タンタル、窒化タングステンなどの金属窒化物、タングステンシリサイド (WSi_2)、モリブデンシリサイド (MoSi_2)、チタンシリサイド (TiSi_2)、タンタルシリサイド (TaSi_2)、クロムシリサイド (CrSi_2)、コバルトシリサイド (CoSi_2)、白金シリサイド (PtSi_2) などのシリサイド、リンやボロンをドーピングした多結晶シリコンなどこの種の材

料から選択される。

【0063】

第1光吸収層（第1導電層）215の厚さは10～100nm、好ましくは20～50nmとする。第1光吸収層（第1導電層）215の膜厚が10nmよりも薄い場合は、照射されるパルス光を十分吸収できず、100nmよりも厚い場合には半導体層側が十分加熱されないで、上記膜厚の範囲が適用される。図11（A）はこの状態の上面図を示し、第1光吸収層（第1導電層）215を形成する位置は、半導体層212の全面と重なり且つその端部が外側に位置するように配設する。

【0064】

図7（B）で示すように、パルスレーザー発振器を光源とするパルス光216を照射して局部加熱方式の熱処理を行う。エキシマレーザーの場合には、繰り返しパルス周波数5～300Hzで、照射パルスエネルギー密度100～500mJ/cm²で行う。Nd：YAGレーザーの場合には、繰り返しパルス周波数5～300Hzで、照射パルスエネルギー密度200～700mJ/cm²で行う。パルス幅は10～100ナノ秒であり、照射パルス数は1～30回とする。パルス光216の照射を吸収する第1光吸収層（第1導電層）215が形成された領域は、基板201の他の領域よりも加熱され、第1光吸収層（第1導電層）215から伝導加熱される絶縁層213、214や半導体層212の局所的な加熱を可能としている。この処理により、膜中に取り込まれた微小なシリコンクラスターを酸化若しくは窒化させ、また、内部歪みを緩和して膜中欠陥密度、界面欠陥準位密度を低減させることができる。

【0065】

その後、図7（C）で示すように、第2導電膜217としてタンタル（Ta）、タングステン（W）、チタン（Ti）、モリブデン（Mo）、アルミニウム（Al）、銅（Cu）から選ばれた元素又は当該金属元素を主成分とする合金材料もしくは化合物材料を堆積する。第1光吸収層（第1導電層）215と第2光吸収層（第2導電層）217とを加工してゲート電極を形成するが、その好ましい組み合わせは第1光吸収層（第1導電膜）215を窒化タンタル（Ta₂N）膜で

形成し、第2光吸収層（第2導電層）217をタングステン（W）とする組み合わせ、又は、第1光吸収層（第1導電層）215を窒化タンタル（Ta₂N₅）膜で形成し、第2光吸収層（第2導電層）217をTi膜とする組み合わせである。

【0066】

次に、図8（A）で示すように、ゲート電極パターンを形成するレジストマスク223を設けてドライエッチングにより第1エッチング処理を行う。エッチングには例えばICP（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法が適用される。エッチング用ガスに限定はないが、タングステン（W）や窒化タンタル（Ta₂N₅）のエッチングにはCF₄とCl₂とO₂とを用いる。第1エッチング処理では、基板側には所定のバイアス電圧を印加して、形成される第1形状のゲート電極パターン218、219の側面に15～50度の傾斜角を持たせる。エッチング条件にもよるが、第1エッチング処理によりゲート絶縁膜として形成された窒化シリコン膜214は、第1形状のゲート電極パターン218、219の下部において残存し、酸化シリコン膜213が露出する。

【0067】

この後、第2エッチング条件に変え、エッチング用ガスにSF₆とCl₂とO₂とを用い、基板側に印加するバイアス電圧を所定の値として、タングステン（W）膜の異方性エッチングを行う。こうして第1光吸収層（第1導電層）218と第2光吸収層（第2導電層）225の2層構造から成るゲート電極を形成する（図8（B））。

【0068】

なお、図8（A）～（B）の工程において、配線220及び226は第2光吸収層（第2導電層）と同一層で形成されるものであり、図11（B）～（C）の上面図と対比して明らかなようにゲート電極と連続して形成することもできる。ここで、図11（B）及び図11（C）に示す点線における断面図は、それぞれ図8（A）及び図8（B）となる。ただし、第2光吸収層上のレジストマスクは、説明のため省略してある。

【0069】

ゲート電極は第1光吸収層（第1導電層）218と第2光吸収層（第2導電層

) 225との積層構造体であり、断面形状で表すと第1光吸収層(第1導電層)218が底のように突出した構造(トップハット型)を有している。その後、図8(C)で示すようにドーピング処理を行う。価電子制御用の不純物イオンを電界で加速して注入するドーピング法では、イオンの加速電圧を適宜調節することにより半導体層212に形成する不純物領域の濃度を異ならせることも可能である。すなわち、第1光吸収層(第1導電層)218の底部を透過するように高加速電圧で一導電型の不純物イオンを注入して、ゲート電極とオーバーラップする第1不純物領域227を形成し、その後、図8(D)で示すように、第1光吸収層(第1導電層)218の底部を不純物イオンが透過しない低加速電圧で一導電型のイオンを注入して第2不純物領域228を形成する。このようなドーピング方法により所謂ゲートオーバーラップLDD構造のTFETを形成することができる。

【0070】

一導電型の不純物として、n型不純物(ドナー)であればリン又はヒ素などの周期律15族元素であり、p型不純物(アクセプタ)であればボロンなどの周期律13族元素である。これらの不純物を適宜選択することによりnチャネル型又はpチャネル型のTFETを作製することができる。また、nチャネル型とpチャネル型のTFETを同一基板上に作り込むことも、ドーピング用のマスクパターンを追加するのみで容易に実施することができる。

【0071】

ソース及びドレインを形成する第2不純物領域228、LDDを形成する第1不純物領域227の活性化はパルスレーザー又は連続発振レーザー229を照射するレーザーアニールで行う(図8(E))。500℃以上に加熱するファーンエスアニールで活性化をすることも可能であるが、ゲートの位置が確定した後では、基板201が熱により収縮して後の工程でのマスクの位置合わせに支障を来さないために、この段階では基板201を加熱することなく活性化が可能なレーザーアニールやフラッシュランプアニールが適している。特にチャネル長が0.3~1.5 μm で加工するためには極短時間で熱処理を済ませ、チャネル長が設計値通りとなるようにソース及びドレインからの不純物拡散を防ぐことが肝要であ

る。

【0072】

そして、図9 (A) に示すように第3絶縁層230に水素を含有する酸化シリコン膜を SiH_4 、 N_2O 、 NH_3 、 H_2 の混合ガスを用いてプラズマCVD法により基板加熱温度 325°C で形成する。膜厚は $50\sim 200\text{nm}$ の厚さとし、その後、窒素雰囲気中で 410°C の加熱処理により半導体層の水素化を行う。

【0073】

その後、第3絶縁層230にコンタクトホールを形成し、Al、Ti、Mo、Wなどを用いて配線231を適宜形成する。配線構造の一例は、膜厚 $50\sim 250\text{nm}$ のTi膜と、膜厚 $300\sim 500\text{nm}$ の合金膜 (AlとTiとの合金膜) との積層膜を用いる (図9 (B))。

【0074】

本実施の形態の工程によれば、TFETのゲート部を形成する工程において必要とされる熱処理で、半導体層が形成された部分は均一に加熱されるが、他の部分はさほど加熱されず、ガラス基板の収縮がないことから、ゲート部まわりの寸法精度が確保され、チャネル長 $0.3\sim 1.5\mu\text{m}$ のTFETをガラス基板上に形成することを可能とする。

【0075】

こうして、ゲートオーバーラップLDD構造のTFETを完成させることができる。シリコンをターゲットとして高周波スパッタリング法で作製する酸化シリコン膜と窒化シリコン膜を積層させ、パターン形成した光吸収層を用いて局所的に加熱する熱処理を行った積層体をTFETのゲート絶縁膜に適用することにより、しきい値電圧やサブスレッショルド特性の変動が少ないTFETを得ることができる。すなわち、水素を含有せず、熱処理により固定電荷などを含まない緻密な酸化シリコン膜又は酸化シリコン膜と窒化シリコン膜の積層体でゲート絶縁膜を形成することが可能であり、TFETの特性安定化に寄与することができる。

【0076】

また、本実施の形態によればゲート電極に接続するゲート配線は、第2光吸収層 (第2導電層) で形成するので、配線幅を自由に設定することができ (下層の

光吸収層による庇が存在しない)、配線の高密度化を実現することができる。

【0077】

(第2の実施の形態)

第1の実施の形態と同様にして、図9(A)で示す水素化の工程までを行う。その後、図10(A)で示すように第3絶縁層230上に、第4絶縁層232を高周波スパッタリング法でシリコンをターゲットとして形成される窒化シリコン膜で形成する。この窒化シリコン膜はバリア性に優れ、酸素や空気中の水分をはじめナトリウムなどのイオン性の不純物の侵入を阻止するブロッキング作用を得ることができる。

【0078】

さらにアクリル又はポリイミドなどを主成分とする感光性又は非感光性の有機樹脂材料で第5絶縁層233を形成する。Al、Ti、Mo、Wなどの導電性材料で形成する配線234は第3～第5絶縁層に形成したコンタクトホールに合わせて設ける。第5絶縁膜を有機樹脂材料で形成することで配線間容量が低減し、又表面が平滑化されるため、この層上で配線の高密度化を実現することができる。

【0079】

(第3の実施の形態)

本実施の形態は、第1の実施の形態と異なる工程でゲートオーバーラップLDD構造のTFETを作製する態様について示す。なお、以下の説明において、第1の実施の形態と同じものを指す符号は共通して用い、簡単のためその部位の説明は省略する。

【0080】

図14(A)は基板201上に第1絶縁層202と半導体層212を形成し、その上にマスク240を形成した後、ドーピング処理を行い、第1不純物領域241の形成を行う。

【0081】

マスク240を剥離して、オゾン水とフッ酸を交互に用いたサイクル洗浄やUV(紫外線)オゾン処理で有機物汚染を除去して清浄表面を形成した後、酸化シ

リコン膜 213、窒化シリコン膜 214、光吸収層 215 を形成する。

【0082】

この段階で図 14 (B) に示すように、局所加熱方式の熱処理を行っても良い。パルスレーザー発振器を光源とするパルス光 216 を照射して局部加熱方式の熱処理を行う。エキシマレーザーの場合には、繰り返しパルス周波数 5～300 Hz で、照射パルスエネルギー密度 100～500 mJ/cm²で行う。Nd:YAG レーザーの場合には、繰り返しパルス周波数 5～300 Hz で、照射パルスエネルギー密度 200～700 mJ/cm²で行う。パルス幅は 10～100 ナノ秒であり、照射パルス数は 1～30 回とする。パルス光 216 の照射を吸収する光吸収層 215 が形成された領域は、基板 201 の他の領域よりも加熱され、光吸収層 (第 1 導電層) 215 から伝導加熱される絶縁層 213、214 や半導体層 212 の局所的な加熱を可能としている。この熱処理により、膜中に取り込まれた微小なシリコンクラスターを酸化若しくは窒化させ、また、内部歪みを緩和して膜中欠陥密度、界面欠陥準位密度を低減させることができる。また、第 1 不純物領域 241 にドーピングした不純物の活性化をすることができる。さらに、第 1 不純物領域 241 とチャネル形成領域 242 との接合特性を向上させることができる。

なお、この段階での熱処理は省略して、図 15 (B) で示す段階で局所加熱の熱処理を行っても良い。

【0083】

その後、第 2 導電層 217 をチタン (Ti)、タングステン (W)、アルミニウム (Al) などの材料で 100～500 nm の厚さで形成する (図 14 (C))

。

【0084】

第 2 導電層 243 はゲート電極のパターンに形成され、その位置は、マスク 240 を形成した位置に対応して形成し、第 1 不純物領域 241 と重畳させることでゲートオーバーラップ構造をこの段階で作り込む (図 14 (D))。

【0085】

次いで、図 15 (A) で示すように、光吸収層 (第 1 導電層) 215 を残存させた状態で、第 2 導電層 243 をマスクとしてドーピング処理を行い第 2 不純物

領域 244 を形成する。

【0086】

その後、図 15 (B) で示すように第 1 不純物領域 245、第 2 不純物領域 244 の活性化とゲート絶縁膜の改質を目的とした局所加熱の熱処理を行っても良い。この段階で熱処理を行えば、光吸収層 (第 1 導電層) 215 がパルス光を吸収して局所的な加熱をすることができる。この熱処理によりゲート絶縁膜の改質と第 1 不純物領域 245、第 2 不純物領域 244 の活性化を同時に行うことができる。

【0087】

その後、光吸収層 (第 1 導電層) 243 のエッチングして、光吸収層 (第 1 導電層) 246 と第 2 光吸収層 (第 2 導電層) 243 とから成るゲート電極を形成する (図 15 (C))。

【0088】

以降の工程は、第 1 の実施の形態と同様に行えば、TFT を完成させることができる。本実施の形態によれば、ゲート絶縁膜の改質のみでなく、光吸収層を半導体層に形成した不純物領域に重畳させてパルス光を照射することにより、当該不純物領域の活性化が促進され、より低抵抗化を図ることができる。

【0089】

(第 4 の実施の形態)

本実施の形態は、第 3 の実施の形態と異なる工程でゲートオーバーラップ LDD 構造の TFT を作製する態様について示す。なお、以下の説明において、第 3 の実施の形態と同じものを指す符号は共通して用い、簡単のためその部位の説明は省略する。

【0090】

最初に、第 1 の実施の形態と同様にして、図 7 (C) に示す工程まで行う。そして、第 2 導電層 217 をエッチングしてゲート電極の形状に加工する。その後、図 12 (A) に示すように第 2 導電層 250 をドーピング時のマスクとして用い、第 1 光吸収層 (第 1 導電層) 215 を通して一導電型の不純物が添加された第 1 不純物領域 241 を自己整合的に形成する。

【0091】

次に、第1光吸収層（第1導電層）215、第2光吸収層（第2導電層）250上に酸化シリコン膜などの絶縁層を形成し、異方性エッチングによりサイドスペーサ251を形成する。このサイドスペーサ251と第2光吸収層（第2導電層）250をドーピング時のマスクとして用い、第1光吸収層（第1導電層）215を通して一導電型の不純物が添加された第2不純物領域244を自己整合的に形成する（図12（B））。

【0092】

第1不純物領域245及び第2不純物領域244を形成した後、局所加熱方式の熱処理を行う（図12（C））。熱処理は、パルスレーザー発振器を光源とするパルス光216を照射して局所加熱方式の熱処理を行う。エキシマレーザーの場合には、繰り返しパルス周波数5～300Hzで、照射パルスエネルギー密度100～500mJ/cm²で行う。Nd：YAGレーザーの場合には、繰り返しパルス周波数5～300Hzで、照射パルスエネルギー密度200～700mJ/cm²で行う。パルス幅は10～100ナノ秒であり、照射パルス数は1～30回とする。パルス光216の照射を吸収する第1光吸収層（第1導電層）215が形成された領域は、基板201の他の領域よりも加熱され、第1光吸収層（第1導電層）215から伝導加熱される絶縁層213、214や半導体層212の局所的な加熱を可能としている。この熱処理により、第1不純物領域245、第2不純物領域244にドーピングした不純物の活性化をすることができる。さらに、第1不純物領域241とチャネル形成領域242との接合特性を向上させることができる。

【0093】

その後、第1光吸収層（第1導電層）215をエッチングして、第1光吸収層（第1導電層）250と第2光吸収層（第2導電層）246から成るゲート電極を形成する（図12（D））。

【0094】

以降の工程は、第1の実施の形態と同様に行えば、TFTを完成させることができる。本実施の形態によれば、ゲート電極とオーバーラップする第1不純物領

域の幅（チャンネル長方向の幅）をサイドスペーサを用いて制御するので、特にチャンネル長が $1\text{ }\mu\text{m}$ 以下のTFTに適している。本発明の局所加熱方式の熱処理により、短チャンネル化しても、形成した不純物領域から不純物がチャンネル部に拡散して、設計値以上に短チャンネル化するというプロセス上の不具合を解決でき、光吸収層を半導体層に形成した不純物領域に重畳させてパルス光を照射することにより、当該不純物領域の活性化が促進され、より低抵抗化を図ることができる。

【0095】

（第5の実施の形態）

第1の実施に形態において、図5（B）で示す結晶性シリコン膜207が得られた後に、図13で示すように、連続発振型の固体レーザーとして、Cr、Nd、Er、Ho、Ce、Co、Ti又はTmがドーピングされたYAG、YVO₄、YLF、YAlO₃などの結晶を使ったレーザー発振器を適用する。当該レーザー発振器における基本波はドーピングする材料によって異なり、 $1\text{ }\mu\text{m}$ 前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることが可能であり、前記レーザー発振装置を用いた場合には概略第2高調波で可視光域の波長が、第3高調波で紫外域の波長が得られる。代表的には、Nd:YVO₄レーザー発振器（基本波 1064 nm ）で、その第2高調波（ 532 nm ）を適用する。このレーザー光を線状若しくは矩形状に集光して $1\sim 100\text{ cm/秒}$ の速度で走査させ結晶性の向上を図る。

【0096】

この工程で連続発振レーザーを用いることで、レーザー光の走査方向に結晶粒が延びて表面が平滑な結晶性シリコン膜を得ることができ、表面の凹凸形状の最大値を 10 nm 以下好ましくは 5 nm 以下にすることができる。勿論、本実施の形態は、第2～第4の実施の形態に適用することもできる。

【0097】

（第8の実施の形態）

実施の形態1～7により作製される代表的な半導体装置としてマイクロコンピュータの一実施形態を図16と図17を用いて説明する。図16に示すように、 $0.3\sim 1.1\text{ mm}$ の厚さのガラス基板上に各種の機能回路部を集積してマイクロ

コンピュータを実現することができる。各種の機能回路部は実施の形態 1～5 により作製される T F T や容量部を主体として形成することが可能である。

【0098】

図 16 で示すマイクロコンピュータ (MPU) 700 の要素としては、CPU 701、ROM 702、割り込みコントローラ 703、キャッシュメモリー 704、RAM 705、DMAC 706、クロック発生回路 707、シリアルインターフェース 708、電源発生回路 709、ADC/DAC 710、タイマカウンタ 711、WDT 712、I/Oポート 702 などである。

【0099】

図 17 で示すように、ガラス基板上に形成されたマイクロコンピュータ (MPU) 800 は、セラミックや FRP (繊維強化プラスチック) のベース 801 にフェースダウンボンディングで固着される。マイクロコンピュータ 800 のガラス基板の裏面には、熱伝導性の良い酸化アルミニウム 803 が被覆されて熱放散効果を高めている。さらにこれに接してアルミニウムで形成される放熱フィン 804 が設けられ、マイクロコンピュータ 800 の動作に伴う発熱対策としている。全体は封止樹脂 805 で覆われ、外部回路との接続はピン 802 により行う。

【0100】

本実施の形態ではマイクロコンピュータの形態を一例として示したが、各種機能回路の構成や組み合わせを換えれば、メディアプロセッサ、グラフィクス用 LSI、暗号 LSI、メモリー、グラフィクス用 LSI、携帯電話用 LSI など様々な機能の半導体装置を完成させることができる。

【0101】

【発明の効果】

本発明によれば、基板と光吸収層との間に、その光吸収層の内側に位置する半導体層と、該半導体層と重なる絶縁層を形成し、可視光域から赤外域までの波長域の可干渉性又は非可干渉性のパルス光で熱処理をすることで応力を分散し、T F T の活性層を形成する半導体層であって、特にゲートを形成する部位に応力が残留することを防ぐことができる。すなわち、ガラスなど熱的に脆弱な基板上に

作り込むトランジスタに対し、好適に適用可能な緻密で高品質の絶縁膜を形成することが可能となる。また、本発明によればトップハット型の２層構造のゲート電極に接続するゲート配線の幅を自由に設定することができ（下層の光吸収層による庇が存在しない）、配線の高密度化を実現することができる。

【図面の簡単な説明】

【図１】 本発明に係る局所加熱による熱処理方法を説明する図である。

【図２】 図１の熱処理後にゲートを形成する部位を説明する図である。

【図３】 ガラス基板上に形成したW、Ti、TiN、TaNの透過率・反射率を示すグラフである。

【図４】 ガラス基板の透過率と反射率とを示すグラフである。

【図５】 本発明に係る半導体装置の作製方法を説明する図である。

【図６】 本発明に係る半導体装置の作製方法を説明する図である。

【図７】 本発明に係る半導体装置の作製方法を説明する図である。

【図８】 本発明に係る半導体装置の作製方法を説明する図である。

【図９】 本発明に係る半導体装置の作製方法を説明する図である。

【図１０】 本発明に係る半導体装置の作製方法を説明する図である。

【図１１】 本発明に係る半導体装置の作製方法を説明する図である。

【図１２】 本発明に係る半導体装置の作製方法を説明する図である。

【図１３】 本発明に係る半導体装置の作製方法を説明する図である。

【図１４】 本発明に係る半導体装置の作製方法を説明する図である。

【図１５】 本発明に係る半導体装置の作製方法を説明する図である。


【図１６】 本発明によるマイクロコンピュータの構成を説明する図。

【図１７】 本発明によるマイクロコンピュータのパッケージ構造を説明する図。


。

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】



(A)




(B)




(C)


【図 12】




【図 1 3】




【図 14】




【図 15】



【図 16】



【図 17】



【書類名】 要約書

【要約】

【課題】 ガラス基板上に半導体膜や絶縁膜を積層形成するトランジスタに対し、熱処理による基板の収縮の影響を無くして、その上で緻密で高品質の絶縁膜を形成する技術、並びにそれを用いて高性能で高信頼性を実現する半導体装置を適用することを目的とする。

【解決手段】 ガラス基板を用いて、その上に半導体膜や絶縁膜を積層して形成する薄膜素子を形成する工程において必要となる熱処理を、該基板に熱的な損傷を与えることなく行うために、薄膜素子が形成される基板の特定部分にパルス光の吸収が可能な光吸収層を局所的に形成して熱処理を行うものである。この光吸収層と基板との間に、半導体層や絶縁層を介在させておくと、光吸収層と重畳する部位が選択的に高温に加熱されて熱処理を行うことができる。

【選択図】 図 1

特願 2 0 0 2 - 2 7 6 4 0 2

出 願 人 履 歴 情 報

識別番号

[0 0 0 1 5 3 8 7 8]

1 . 変更年月日

1 9 9 0 年 8 月 1 7 日

[変更理由]

新規登録

住 所

神奈川県厚木市長谷 3 9 8 番地

氏 名

株式会社半導体エネルギー研究所